Descripción
Este libro contiene una serie de casos de estudio sobre diseño lógico digital que se exponen paso a paso en capítulos
individuales elaborados a modo de sesiones prácticas. Se recurre al versátil programa PSpice como herramienta para analizar a fondo y poner a prueba en un entorno de simulación los diferentes circuitos lógicos bajo estudio. Todos los capítulos vienen acompañados de una sección final, destinada a la verificación en el laboratorio docente del correcto funcionamiento de los diseños propuestos mediante montajes experimentales realizados sobre placas de prototipos.
El material se ha agrupado en tres partes. En la primera de ellas, dedicada a presentar las características más relevantes de las populares familias lógicas TTL y CMOS, se persigue una primera toma de contacto con dispositivos digitales integrados a través de montajes experimentales sencillos, orientados a la caracterización de puertas lógicas pertenecientes a ambas tecnologías.
La segunda parte, que incide en cuestiones de diseño digital, está restringida al ámbito de la lógica combinacional y comprende cuatro capítulos. Dos de ellos hacen uso de diferentes tipos de puertas lógicas en las correspondientes realizaciones físicas de los circuitos propuestos; y los dos capítulos restantes, más avanzados, introducen la lógica combinacional modular mediante sendos diseños basados en un multiplexor, por un lado, y en un módulo sumador, por otro.
En la tercera parte, la más extensa, se amplía el abanico de dispositivos bajo estudio. Se ha escogido una selección de circuitos y sistemas digitales propios de la lógica secuencial y se ha introducido, en algunos de los diseños planteados, nueva lógica combinacional, como es el caso de diferentes tipos de decodificadores. Si bien la mayoría de los circuitos secuenciales propuestos son de naturaleza síncrona, entre los que se encuentran diseños basados en contadores, registros de desplazamiento y máquinas de estados finitos, se ha optado por reservar un espacio dedicado a destacar las peculiaridades de los circuitos secuenciales asíncronos, ilustrándolas mediante el diseño y posterior análisis y verificación experimental del funcionamiento de un divisor de frecuencia.
